您的位置：网站首页 > 《中文科技期刊数据库》 > 工程技术 > 电子电信 > 半导体 > 摘要
90nm工艺下nMOS器件最大衬底电流应力特性
陈海峰 马晓华 郝跃 曹艳荣 黄建方 王文博 李康 西安电子科技大学微电子研究所 西安710071第1页
第2页
第3页
第4页
| 《半导体学报》2005年 第12期 | 摘要：研究了90nm工艺条件下的轻掺杂漏（lightly-doped drain，LDD）nMOSFET器件最大衬底电流应力特性．在比较分析了连续不同电应力后LDD nMOSFET的GIDL（gate-induced drain leakage）电流变化后，发现当器件的栅氧厚度接近1nm，沟长接近100nm时，最大衬底电流应力不是电子注入应力，也不是电子和空穴的共同注入应力，而是一种空穴注入应力，并采用空穴应力注入实验、负最大衬底电流应力实验验证了这一结论． | |
|---|---|---|
| 格式：PDF 页数：5 页 页码范围：2411-2415页 | ||
学科分类：
|
||
| 关 键 词：最大衬底电流应力 关态 带带遂穿 陷阱电荷 GIDL | ||
| 来源期刊：《半导体学报》2005年 第12期 | ||
| 收录数据库：中文科技期刊数据库 | ||
|
||
