学术
具有埋层的大功率集成器件二维简化模型分析
谭开洲[1,2,3] 胡伟[3] 江军[3] 刘勇[2,3] 阚玲[3] 杨谟华[1] 徐世六[2,3]
[1]电子科技大学微电子与固体电子学院,成都610054 [2]模拟集成电路国家级重点实验室,重庆400060 [3]中国电子科技集团公司第二十四研究所,重庆400060
国际标准刊号：ISSN 1004-3365
国内统一刊号：CN 51-1279
摘 要:
对具有埋层结构的集成大功率器件提出了导通电阻自限制二维模型。在假定条件成立时，推导出器件二维模型导通电阻自限制公式，得出了具有埋层结构的集成大功率器件结构其比导通电阻是随着面积不断增大的结论。通过实验，证实了该结论预测趋势的正确性。该结论对类似集成化大功率器件结构设计具有一定的指导作用。[著者文摘]
文章出处:
《微电子学》-2008年38卷1期 -68-71页
Microelectronics
栏目信息:
分 类 号:
文献标识码:
A
文章编号:
1004-3365（2008）01-0068-04
[参考文献]
A Compact 2-D Model for Integrated Power Device with Buried Layer
TAN Kai-zhou,HU Wei,JIANG Jun,LIU Yong,KAN Ling,YANG Mo-hua,XU Shi-liu（1.Univ. ofElec. Sci. ＆ Technol. of China, Dept. of Microelec.＆ Sol. Sta. Elec., Chengdu 610054, P. R. China; 2. National Laboratory of Analog IC＇s, Chongqing 400060; 3. Sichuan Institute of Solid-State Circuits, CETC, Chongqing 400060, P. R. China）
Abstract:
An on-resistance self limitation 2-D model for integrated power devices with buried layer is proposed. When hypothetical conditions were met, formula of the on-resistance 2-D model is derived. It is concluded that, for integrated power device with buried layer, the specific on-resistance increases with device ares The correctness of the conclusion for trend prediction has been demonstrated by experiments.[著者文摘]
Key words:
On-resistance; Integrated power device; 2-D model Buried layer structure
收稿日期: 2007-10-29
修订日期: 2007-12-20
基金资助:
国防基金资助项目（A1120060490）
更多评论>>文章评论
更多>>免费文章
cqvip.com