一种双采样10位50MS／s采样保持电路的设计
陈珍海[1,2] 郭良权[1,2]
[1]江南大学信息工程学院,江苏无锡214122 [2]中国电子科技集团公司第五十八研究所,江苏无锡214035
摘 要:
介绍了一种可以进行双采样的10位50MS／s采样保持电路。该电路采用SMIC 0．25μm标准数字CMOS工艺进行设计。基于BSIM3V3 Spice模型，采用Hspice对整个电路进行了仿真。结果表明，电路在工作于50MS／s、输入信号频率为25MHz时，输出信号的SNDR为62．1dB，整个电路的功耗仅为8．41mW。 (共4页)
学科分类:
TN432[工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 半导体集成电路（固体电路） > 场效应型]
相关期刊
关注本文的人:
看过本文的人还看过:
cqvip.com