准静态单相能量回收逻辑
李舜[1] 周锋[1] 陈春鸿[2] 陈华[1] 吴一品[1]
[1]复旦大学专用集成电路与系统国家重点实验室,上海201203 [2]温莎大学电子与计算机工程系,安大略省N9B3P4,加拿大
摘 要:
提出了一种新的准静态单相能量回收逻辑，其不同于以往的能量回收逻辑，真正实现了单相功率时钟，且不需要任何额外的辅助控制时钟，不但降低了能耗，更大大简化了时钟树的设计．该逻辑还可以达到两相能量回收逻辑所具有的速度．设计了一个8位对数超前进位加法器，并分别用传统的静态CMOS逻辑、钟控CMOS绝热逻辑（典型的单相能量回收逻辑）和准静态单相能量回收逻辑实现．采用128组随机产生的输入测试向量的仿真结果表明：输入频率为10MHz时，准静态能量回收逻辑的能耗仅仅是传统静态CMOS逻辑的45％；当输入频率大于2MHz时，可以获得比时钟控CMOS绝热逻辑更低的能耗． (共6页)
学科分类:
TN432[工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 半导体集成电路（固体电路） > 场效应型]
相关期刊
关注本文的人:
看过本文的人还看过:
cqvip.com